(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-156249 (P2001 - 156249A)

(43)公開日 平成13年6月8日(2001.6.8)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 25/065

25/07 25/18 H01L 25/08

В

請求項の数10 OL (全 5 頁) 審査請求有

(21)出願番号

特願2000-306763(P2000-306763)

(22)出願日

平成12年10月5日(2000.10.5)

(31)優先権主張番号 416617

(32)優先日

平成11年10月12日(1999.10.12)

(33)優先権主張国

米国(US)

(71)出願人 399117121

アジレント・テクノロジーズ・インク

AGILENT TECHNOLOGIE

S. INC.

アメリカ合衆国カリフォルニア州パロアル

ト ページ・ミル・ロード 395

(72)発明者 ジェームス・ダレン・ブレゾー

アメリカ合衆国オレゴン州アルパニー シ

ャノン・ドライブ 462

(74)代理人 100105913

弁理士 加藤 公久


最終頁に続く

(54) 【発明の名称】 集積回路アセンブリ

(57) 【要約】

【課題】インダクタンスおよびEMIの影響を受けにく く、コストも低くすることができ、サイズも抑えること ができる、2つ以上の非互換性ICプロセスで作成され るチップによる集積回路アセンブリを提供する。

【解決手段】集積回路アセンブリに対して、マザー・ダ イ14上に積層されたドーター・ダイ22を設け、ダイ の回路層32、50は互いに対向し、ダイは導電層また ははんだバンプによって接続される。



10

【特許請求の範囲】

`~;

【請求項1】複数個の導電性コンタクト・パッドを含む 上面を有するマザー・ダイと、

1

前記マザー・ダイの前記上面に接続されたドーター・ダ イと

を含み、前記ドーター・ダイは、前記マザー・ダイの前 記コンタクト・パッドのそれぞれと位置合わせされ各々 が電気的に接続された複数個の導電性コンタクト・パッ ドを含む下面を有することを特徴とする集積回路アセン ブリ。

【請求項2】前記マザー・ダイの前記上面は複数個の回路層を含み、前記ドーター・ダイの下面は複数個の回路層を含み、前記ダイの前記回路層が対向するようにした請求項1記載の集積回路アセンブリ。

【請求項3】前記ダイ間に導電性層を含む請求項1また は請求項2記載の集積回路アセンブリ。

【請求項4】前記コンタクト・パッドの少なくともいく つかは、はんだバンプである請求項1ないし請求項3の いずれかに記載の集積回路アセンブリ。

【請求項5】前記ドーター・ダイは周辺縁部を有し、前 20 記コンタクト・パッドの少なくともいくつかは、異なる量で前記縁部から離れて配置される請求項1ないし請求項4のいずれかに記載の集積回路アセンブリ。

【請求項6】前記マザー・ダイは、前記ドーター・ダイ とは異なるプロセス標準に合わせて作成される請求項1 ないし請求項5のいずれかに記載の集積回路アセンブ リ。

【請求項7】前記マザー・ダイは、前記ドーター・ダイよりも小さい最小線幅を有する請求項1ないし請求項6のいずれかに記載の集積回路アセンブリ。

【請求項8】前記ドーター・ダイは、前記マザー・ダイよりも高い電圧容量を有する請求項1ないし請求項7のいずれかに記載の集積回路アセンブリ。

【請求項9】前記マザー・ダイは、前記ドーター・ダイから離れて配置された外部コンタクト・パッドに前記コンタクト・パッドの1つを接続する高電圧線を有する請求項1ないし請求項8のいずれかに記載の集積回路アセンブリ。

【請求項10】前記マザー・ダイの前記上面に接続された第2のドーター・ダイを含む請求項1ないし請求項9 40 のいずれかに記載の集積回路アセンブリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に集積回路アセンブリに関するものであり、さらに詳細に記せば、マルチチップ集積回路アセンブリに関する。

[0002]

【従来の技術】電子装置は、小型のパッケージ中で複雑な動作を制御する集積回路チップを使用する。用途特化型集積回路(ASIC)装置は、特定の機能を提供する 50

ように特注設計が行なわれるものである。回路パターンの線幅と間隔を狭くして小型形状を可能とする製造プロセスが開発されたため、ASICチップのサイズは縮小可能となり、部品の大きさおよび費用(コスト)も削減され、または所与のチップ・サイズに多くの機能を備えられるようになった。しかしながら、ある閾値より下の小型形状は、ASICチップがインタフェースを行なう他の電子部品によって必要とされる中程度の入出力(I/O)電圧には適さない。

9

[0003] さらに、選択集積回路製造プロセスで作成されるチップは、ある一定の所望の機能を欠く場合がある。例えば、ディジタル・データ処理機能(例えばCMOS)の小型化を最適化するように作成されたチップは、単一回路中で理想的に望まれるであろうアナログ信号処理、DRAM、FeRAM、またはFLASH機能に対して不適である。チップ上において互換性のない機能を正常に結合できる場合でも、機能の1つ以上を妥協することになってしまう。

【0004】現在、2つ以上の非互換性 I Cプロセスを 提供するには、複数のチップが必要とされる。通常の間 隔で素子間を分離すると、延長接続が動作速度を制限 し、インダクタンスおよびEMIの影響を受けやすくな り、製造および素子のコストを増加させ、残念ながらサ イズも増加させてしまう。サイズの小型化を実現するた めに、複数のチップが単一パッケージ中に含まれてき た。例えば、米国特許第5,777,345号は、ダイ がより大きなダイの上面に取付けられるマルチ・チップ 集積回路パッケージを開示している。上方ダイの周辺ボ ンディング・パッドは、支持ダイの周辺パッドに対して ワイヤー・ボンディングによって接続され、リード・フ レームの周囲パッドに結合される。しかしながら、ボン ディング長さを通常範囲内に抑えるようにするために、 このアプローチは、パッドの配置とともに、支持ダイに 関連する上方ダイのサイズ、数および位置における柔軟 性を欠く。さらに、ワイヤー・ポンディングが長くな り、パッドの配置が制限されることによって、線および ループ・ワイヤーが長くなり、インダクタンスの影響を 増加させる。また、ボンディング・ワイヤー・ループの 髙さは、保護パッケージ中に収容されなければならず、 必要とされるよりも外形が高くなる。また、各積層ダイ の上部上の回路間の間隙は、EMIの利点を制限し、上 方ダイの上面は遮蔽されない。

[0005]

【発明が解決しようとする課題】以上の問題点に鑑み、インダクタンスおよびEMIの影響を受けにくく、コストも低くすることができ、サイズも抑えることができる、2つ以上の非互換性ICプロセスで作成されるチップによる集積回路アセンブリおよびそのアセンブリ方法が必要とされている。

[0006]

【問題を解決するための手段】本発明は、集積回路アセ ンブリに対して、マザー・ダイ上に積層されたドーター ・ダイを提供することによって、先行技術の制限を克服 するものである。マザー・ダイの上面は、数多くの導電 性コンタクト・パッドを含み、ドーター・ダイの下面 は、マザー・ダイのコンタクト・パッドのそれぞれと位 置合わせされ各々が電気的に接続された数多くの対応導 電性コンタクト・パッドを有する。パッドは、ドーター ・ダイの周辺部から離れた場所を含む任意の場所に配置 することが可能である。ダイの回路層は、互いに対向可 10 能であり、さらにダイは導電層またははんだバンプによ って接続されることが可能である。

[0007]

ø,

【発明の実施の形態】図1は、プリント回路基板12を 含む回路アセンブリ10を示すもので、第1の集積回路 チップ、すなわちマザー・ダイ14は、基板の上面20 に接続された下面16を有する。第2の集積回路チッ プ、すなわちドーター・ダイ22は、マザー・ダイの上 面26に電気的および機械的に接続された下面24を有

【0008】マザー・ダイは、その下面に金属接地板3 0を有し、チップの機能回路を有する複数層を含む上面 26の近傍に上方回路部32を有する。上層34は、上 面の周辺部に金属ボンディング・パッド36と、マザー ・ダイ回路とボンディング・パッドと上面の他の選択位 置との間の電気的接続を含む再分布層部材40とを含 む。ボンディング・ワイヤー42は、基板上で、各ボン ディング・パッド36を各ポンディング・パッド44に 接続する。

[0009] ドーター・ダイ22は、マザー・ダイに対 30 して上下反対となっており、接地板46はマザー・ダイ から離れて上方に向いており、回路部50は、マザー・ ダイに向かって下方に向いている。再分布層52は回路 部を被覆し、ドーター・ダイの下面の選択領域と回路部 50中の回路要素との間の選択電気接続を供給する。

【0010】図2に示すように、数多くのコンタクト位 置54は、ドーター・ダイの領域の周りに配置されてい る。それらの位置のそれぞれにおいて、ダイの間は電気 的に接続されている。図示の実施形態において、この接 続は、表面に事前印刷されたはんだバンプから形成され 40 るはんだ接合部56によって、ダイの少なくとも1つに 対してなされる。このコンタクト位置は、制約なく配置 されることが可能で、ドーター・ダイ表面上の接続位置 の実質的に任意の配列において、周辺場所とともに中央 および中間位置を含む。短絡を避けるために位置間に最 小限の間隔を設けることを除き、あらゆる場所が許容可 能である。これによって、表面全体は、必要に応じて数 多くの接続で埋められることが可能となり、接続は、ド ーター(またはマザー)ダイ上に回路が最適に配置され た場所に施されることが可能となる。その位置への引き 50

回し線の過剰な使用を避けることによって、ダイ領域は 縮小され、EMI問題も低減される。

【0011】好適実施形態において、マザー・ダイおよ びドーター・ダイは、様々な半導体チップ作成プロセス 標準から作成され、各標準は、各チップの性能、コスト およびその他の優先事項を最適化するように選択され る。一例において、マザー・ダイは、最小限のサイズ・ パターン形状を有する高速CMOSチップで、低電圧信 号とともに使用される。ドーター・ダイは、大形状プロ セス標準に合わせて作成され、低電圧信号を、基板以外 の場所、または基板の外部に配置された他の回路によっ て必要とされる髙線間電圧に変換する駆動回路を含む。 したがって、マザー・ダイ上でその高速機能を使用して 生成される出力信号は、1つの接続56を介してドータ ー・ダイまで伝送され、ドーター・ダイの回路はその信 号を高電圧まで増大される。この高電圧信号は、異なる 接続を介してマザー・ダイに伝送される。そこから、マ ザー・ダイ上に適切な「締め出し」空間を有し、最小標 準より幅広の線は、その高電圧信号をポンディング・パ ッド36に運ぶ。マザー・ダイ上の他の回路は、EMI 効果を回避するために、この高電圧線から適切に離れて 配置されることが可能である。マザー・ダイは単純な高 電圧信号を運ぶことができるが、そのような電圧の信号 を処理することができない。

【0012】好適実施形態において、ダイははんだ接合 部の最小の厚さ以外の間隔が実質的に全くなく対向する ように向けられている。表面のこの隣接は、導電経路の 長さを最小限におさえ、それによってインダクタンスお よびEMI効果を低減する。さらに、このサンドイッチ の最も外側の面に接地板30,46を有することによっ て、さらにEMI問題を低減する「ファラデー・ケージ (かご)」が形成される。実質的に、全てのドーター・ ダイ回路とマザー・ダイ回路の一部とは、このかごの接 地板間に含まれる。また、このパッケージの最も高い 面、すなわちドーター・ダイの接地板は、壊れやすい回 路または接続を全く含まないため、特に堅牢である。し たがってカバーまたは封入剤がない場合でも、堅牢なア センブリが提供される。

【0013】また、突出結合がないことで、必要なパッ ケージの高さを下げることとなり、これは、アセンブリ が使用される小型電子装置において重要な要因となるこ と場合が多い。マザー・ダイおよびドーター・ダイは同 じシリコン基板部材を基本とすることが好ましいため、 熱膨張係数を共有し、接続での大きな応力なく、幅広い 範囲の温度に耐える。

【0014】図3に示すように、複数のドーター・ダイ 22a, 22bは、単一のマザー・ダイ上に設置される ことが可能である。それらのドーター・ダイは、サイズ および機能が異なってもよく、さらに異なるプロセスか ら作成されてもよい。ドーター・ダイは、寸法公差が精 10

密である場合、互いに隣接して配置されることが可能で あり、あるいは図示するように間隔が最小である場合、 ドーター・パターンに関連したドーター・ダイの縁部寸 法におけるあらゆる変形にかかわらず、接続位置54へ の位置合わせが可能である。好適実施形態のように、ド ーター・ダイはボンディング・パッドの領域およびボン ディング用の必要間隙以外のあらゆる位置に配置される ことが可能である。マザー・ダイが顕著な高さまたは間 隙を必要とせずに接続される場合、ドーター・ダイはあ らゆる位置で接続されることが可能である。

【0015】ドーター・ダイは、2つの半導体チップの 前面間での接続を施すためのあらゆる最適手段によっ て、マザー・ダイに取付けられることが可能である。図 4は、好適実施形態を示すもので、マザー・ダイおよび ドーター・ダイのそれぞれは、各接続に対して1つのは んだバンプ60を有する。このはんだバンプは、各ダイ 上で再分布層40に接続され、電気的接続を所望の回路 に供給する。図5は、ドーター・ダイがはんだバンプ6 0を有する変形を示すもので、マザー・ダイは対応する 位置に位置決め金属コンタクト62を有する。溶解した 20 はんだの表面張力効果によって、ドーター・ダイは、は んだ付け工程中に自己整合する。

【0016】図6は、金属または再分布層コンタクト・ パッド64がドーター・ダイおよびマザー・ダイの両方 の上の各接続位置に供給される、さらなる代替形態を示 すものである。はんだ付けがないプロセスにおいて、導 雷性接着剤は、垂直導電のみが可能である異方性特性を 有し、隣接する接続間での短絡を防ぐ。そのような接着 剤は、「Z軸接着剤」としても既知である。この接着剤 は、表面全体にわたって散布される液体またはペースト 30 でもよく、または個々のパッドに選択的に塗布されても よい。その場合は、等方性となる。あるいは、固体導電 性接着剤のシートまたは一片は、乙軸導電のためにマザ ーおよびドーターのコンタクト間に配置されてもよく、 その場合、その接着剤は、熱処理によって作用され、硬 化される。

【0017】上記は、好適および代替実施形態に関連し て説明されたが、本発明はそのように限定されることを 意図したものではない。

* [0018]

【発明の効果】以上のように、本発明を用いると、2つ 以上の非互換性ICプロセスで作成されるチップの集積 回路アセンブリにおいて、インダクタンスおよびEMI の影響を受けにくく、コストも安く、サイズも抑えるこ とができる。

【図面の簡単な説明】

【図1】本発明の好適実施形態による回路アセンブリ の、図2の線1-1に沿った断面図である。

【図2】図1の回路組み立ての平面図である。

【図3】本発明の代替実施形態による回路アセンブリの 平面図である。

【図4】本発明の代替実施形態の分解断面図である。

【図5】本発明の代替実施形態の分解断面図である。

【図6】本発明の代替実施形態の分解断面図である。 【符号の説明】

10:集積回路アセンブリ

12:プリント回路基板

14:マザー・ダイ

16:マザー・ダイの下面

20:基板の上面

22a, 22b:ドーター・ダイ

24:ドーター・ダイの下面

26:マザー・ダイの上面

30:金属接地板

32:上部回路部

34:マザー・ダイの上層

36:ボンディング・パッド

40:マザー・ダイの再分布層 42:ボンディング・ワイヤー

44:ボンディング・パッド

46:接地板

50:回路部

52:ドーター・ダイの再分布層

54:コンタクト位置

56:はんだ接合部


60:はんだバンプ

62:金属コンタクト

64:コンタクト・パッド

40 【図6】 [図5] 【図4】

【図1】



フロントページの続き

(71)出願人 399117121

395 Page Mill Road Palo Alto, California U. S. A. (72)発明者 ダニエル・アイ・クロフト

アメリカ合衆国オレゴン州モンマウス キングズバリー・ハイウェイ 39107

(72)発明者 マイケル・ジー・ケリー

アメリカ合衆国オレゴン州コーバリス ノ ース・ウエスト・バターカップ・ドライブ 3220